Recent #High-NA EUV news in the semiconductor industry
06/19/2025, 03:00 PM UTC
台积电A16新技术将利用ASML高数值孔径EUV设备挑战英特尔14A工艺What I Wish I Knew Before Buying BDCs, REITs, And MLPs
1、台积电A16芯片制造技术计划通过ASML的高数值孔径EUV光刻机超越英特尔的14A工艺；2、该技术采用背面供电设计以提升芯片性能和能效；3、这一竞争凸显了半导体制造领域创新速度的持续加快。06/09/2025, 05:27 AM UTC
台积电A16芯片制造技术将采用ASML新一代High-NA EUV设备：报道IPO: Upgrading To Buy As The IPO Window Cracks Open
1、台积电计划于2027年前在其A16芯片制造技术中采用ASML新一代High-NA EUV光刻机；2、A16技术旨在提升晶体管密度和性能，与英特尔14A制程竞争；3、采用High-NA EUV表明台积电致力于保持先进半导体制造领先地位，尽管面临成本与良率等挑战。06/03/2025, 04:49 AM UTC
台积电新A16技术将超越英特尔，计划2026年采用ASML High-NA EUV设备TBT For A Bond Market 'Crack'
1、台积电宣布2026年量产A16芯片技术，宣称性能将超越英特尔14A制程；2、与ASML合作引入尖端High-NA EUV光刻机，提升晶体管密度与能效；3、聚焦人工智能芯片性能突破，巩固全球晶圆代工市场领导地位。05/25/2025, 04:33 AM UTC
台积电、ASML和英特尔在挑战中推进High-NA EUV技术ServiceNow: The Price Of Mission-Critical Products
1、台积电、ASML和英特尔正合作推进High-NA EUV光刻技术，尽管面临高昂成本和技术挑战；2、High-NA EUV对制造更小晶体管的新一代芯片至关重要，将推动AI和高性能计算发展；3、挑战包括成本控制、良率提升和基础设施升级，但成功将巩固其在半导体创新领域的领导地位。05/23/2025, 05:21 AM UTC
台积电新A16技术将采用ASML高数值孔径EUV设备，挑战英特尔14A工艺Kayne Anderson BDC: Q1 Earnings Weaken Appeal (Rating Downgrade)
1、台积电计划于2026年前采用ASML的高数值孔径EUV设备开发A16芯片制造技术；2、A16技术旨在提升芯片性能与能效，与英特尔的14A工艺形成直接竞争；3、此举凸显了半导体制造巨头在先进制程领域日益激烈的技术角逐。05/16/2025, 06:20 AM UTC
台积电发布A16芯片制造技术，借助ASML High-NA EUV光刻机超越竞争对手TLTW Has Delivered Great Results, But Risks Are Rising
1、台积电发布2026年量产的A16芯片制造技术，提升晶体管密度与能效；2、该技术采用ASML尖端High-NA EUV光刻机，性能超越英特尔、三星等竞争对手；3、A16旨在巩固台积电在AI与高性能计算领域先进制程的领先地位。05/04/2025, 04:30 AM UTC
ASML新型芯片制造机售价3.8亿美元，物超所值Week Ahead: FOMC In No Hurry To Cut Rates While BOE Easing Set To Accelerate
1、ASML推出售价3.8亿美元的高数值孔径极紫外光刻机（High-NA EUV），提升芯片制造精度；2、该设备支持更小晶体管设计，提高芯片性能与能效；3、英特尔、台积电等巨头已采用该技术，推动下一代芯片研发。05/02/2025, 01:10 PM UTC
英特尔为14A工艺制定High-NA EUV备用方案，低数值孔径技术实现相同良率Intel hedges its bet for High-NA EUV with the 14A process node — an alternate Low-NA technique has identical yield and design rules
➀ 英特尔为14A工艺节点制定双轨策略：高数值孔径（High-NA）EUV与低数值孔径（Low-NA）EUV三重曝光技术并行，良率与设计规则完全兼容；
➁ High-NA EUV可减少40道工序以降低成本，但光刻胶、光掩模等配套技术仍需优化；
➂ 英特尔的备用方案吸取了10nm工艺教训，而台积电则对A14节点采用High-NA持观望态度。
04/26/2025, 10:51 AM UTC
ASML的困境：高数值孔径EUV与低数值孔径EUV多重曝光的对比ASML's Dilemma: High-NA EUV vs Low-NA EUV Multi-Patterning
➀ 分析了低数值孔径和高数值孔径EUV的成本模型，发现高数值孔径EUV单层曝光比现有低数值孔径机器的双层曝光更昂贵。
➁ 多层曝光的低数值孔径EUV可以比高数值孔径实现更细的线宽。
➂ 由于经济和技术障碍，ASML计划到2028年出货20台高数值孔径EUV工具的目标被认为是雄心勃勃且具有挑战性的。
➃ 高数值孔径的经济挑战比低数值孔径的经济挑战更严重，尽管技术挑战可能较小。
➄ 高数值孔径EUV的开发涉及妥协，包括半场缝合、焦深和光刻胶的技术挑战，以及与现有低数值孔径工具相比的成本挑战。
➅ 低数值孔径双层曝光被提出作为高数值孔径EUV的有力替代方案。
